CHƯƠNG 3: THIẾT KẾ MẠCH LOGIC TỔ HỢP (COMBINATIONAL CIRCUITS)

MÔN HỌC: KỸ THUẬT SỐ — HỌC KỲ I

Mục tiêu chương học:

- Phân biệt đặc tính không có bộ nhớ của mạch tổ hợp so với mạch tuần tự.
- Thành thạo quy trình thiết kế mạch tổ hợp chuẩn từ bảng chân lý đến sơ đồ nguyên lý.
- Hiểu sâu cấu tạo các mạch số học: Half Adder, Full Adder, Ripple Carry Adder và Carry Lookahead Adder (CLA).
- Thiết kế mạch logic vạn năng bằng Bộ ghép kênh (Multiplexer - MUX).
- Ứng dụng các vi mạch MSI thông dụng: Bộ giải mã 74LS138, Giải mã LED 7 đoạn 74LS47, Mã hóa ưu tiên 74LS148.
- Nhận diện và triệt tiêu hiện tượng Hiểm họa Logic (Static 1-hazard / 0-hazard).

```
CÔNG THỨC:
Y_i = f_i(X_1, X_2, ..., X_n) -- Ngõ ra chỉ phụ thuộc tức thời vào các ngõ vào hiện tại
Định nghĩa toán học của Mạch logic tổ hợp (Không có vòng phản hồi, không có phần tử nhớ)
```

3.1. QUY TRÌNH 5 BƯỚC THIẾT KẾ MẠCH LOGIC TỔ HỢP

CHƯƠNG 3: PHƯƠNG PHÁP THIẾT KẾ

Quy trình chuẩn kỹ sư điện tử khi xây dựng mạch số:

Bước	Nội dung công việc	Sản phẩm đầu ra
Bước 1	Phát biểu và phân tích yêu cầu bài toán	Xác định số lượng ngõ vào (n) và số lượng ngõ ra (m)
Bước 2	Lập Bảng chân lý (Truth Table)	Bảng gồm 2^n hàng mô tả đầy đủ quan hệ Vào - Ra
Bước 3	Tối thiểu hóa hàm logic cho từng ngõ ra	Dùng bìa Karnaugh hoặc đại số Boole để tìm hàm rút gọn tối ưu
Bước 4	Chuyển đổi sơ đồ theo họ linh kiện có sẵn	Chuyển sang toàn cổng NAND/NOR hoặc vi mạch MSI (MUX/Decoder)
Bước 5	Vẽ sơ đồ nguyên lý & Mô phỏng kiểm tra	Sơ đồ đấu nối chân chip và giản đồ thời gian kiểm chứng

3.2. MẠCH CỘNG BÁN PHẦN (HALF ADDER) VÀ TOÀN PHẦN (FULL ADDER)

CHƯƠNG 3: MẠCH SỐ HỌC

Cơ sở toán học của phép cộng nhị phân:

1. Mạch cộng bán phần (Half Adder - HA): Cộng 2 bit A và B, không có bit nhớ từ tầng trước.
2. Mạch cộng toàn phần (Full Adder - FA): Cộng 2 bit A, B cùng với bit nhớ Cin mang sang từ tầng thấp hơn.

CÔNG THỨC:
Mạch cộng bán phần (HA): Tổng: S = A XOR B Nhớ: C = A . B Mạch cộng toàn phần (FA): Tổng: S = A XOR B XOR Cin Nhớ: Cout = A.B + Cin.(A XOR B)
Phương trình hàm logic của các khối cộng nhị phân



Sơ đồ / Bảng: Ghép nối 2 khối Half Adder và 1 cổng OR tạo thành khối Full Adder hoàn chỉnh

3.3. MẠCH CỘNG SONG SONG 4-BIT (RIPPLE CARRY ADDER)

CHƯƠNG 3: MẠCH SỐ HỌC

Nguyên lý ghép nối tầng (Cascading):

- Để cộng 2 từ mã 4-bit A = A3 A2 A1 A0 và B = B3 B2 B1 B0, ta mắc nối tiếp 4 khối Full Adder.
- Ngõ ra Cout của bộ FA tầng trước được đưa vào làm ngõ vào Cin của bộ FA tầng kế tiếp.

Nhược điểm trễ gợn sóng (Ripple Carry Delay): Tầng FA3 phải chờ bit nhớ lan truyền tuần tự từ FA0 → FA1 → FA2 mới có thể đưa ra kết quả chính xác. Thời gian trễ tỷ lệ thuận với số bit n: T_delay = n · t_fa.



Sơ đồ / Bảng: Quá trình lan truyền bit nhớ gợn sóng qua 4 tầng Full Adder

3.4. BỘ CỘNG NHÌN TRƯỚC BIT NHỚ (CARRY LOOKAHEAD ADDER - CLA)

CHƯƠNG 3: TỐI ƯU TỐC ĐỘ ALU

Giải pháp đột phá khắc phục độ trễ của Ripple Carry Adder:

- Thay vì đợi bit nhớ lan truyền qua từng tầng, mạch CLA tính toán đồng thời tất cả các bit nhớ C1, C2, C3, C4 trực tiếp từ các ngõ vào A, B và C0!
- **Định nghĩa hai hàm cơ bản tại mỗi vị trí bit i:**
  - Hàm phát sinh bit nhớ (Generate): G_i = A_i · B_i (Luôn sinh bit nhớ nếu cả 2 bit bằng 1).
  - Hàm lan truyền bit nhớ (Propagate): P_i = A_i □ B_i (Lan truyền bit nhớ từ tầng trước sang).

CÔNG THỨC:

Khai triển toán học các bit nhớ trong CLA: $C_1 = G_0 + P_0 \cdot C_0$ $C_2 = G_1 + P_1 \cdot C_1 = G_1 + P_1 \cdot G_0 + P_1 \cdot P_0 \cdot C_0$ $C_3 = G_2 + P_2 \cdot G_1 + P_2 \cdot P_1 \cdot G_0 + P_2 \cdot P_1 \cdot P_0 \cdot C_0$ $C_4 = G_3 + P_3 \cdot G_2 + P_3 \cdot P_2 \cdot G_1 + P_3 \cdot P_2 \cdot P_1 \cdot G_0 + P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_0$


Mọi bit nhớ C_i đều chỉ qua tối đa 2 tầng cổng logic (AND-OR), giảm thời gian tính toán từ O(n) xuống O(1)!

3.5. MẠCH CỘNG / TRỪ 4-BIT ĐA NĂNG CÓ CỜ TRÀN (OVERFLOW)

CHƯƠNG 3: MẠCH SỐ HỌC

Tích hợp phép trừ số bù 2 vào mạch cộng:

- Sử dụng 1 đường tín hiệu điều khiển chế độ M (Mode) kết hợp các cổng XOR ở đầu vào B.
- Khi M = 0 (Chế độ CỘNG A + B): Bi_in = Bi XOR 0 = Bi; Cin_0 = M = 0. Mạch thực hiện A + B.
- Khi M = 1 (Chế độ TRỪ A - B): Bi_in = Bi XOR 1 = Bi' (đảo bit); Cin_0 = M = 1. Mạch thực hiện A + B' + 1 = A - B!



Sơ đồ / Bảng: Mạch số học chuẩn trong đơn vị số học luận lý (ALU) của vi điều khiển

3.6. BỘ GHÉP KÊNH (MULTIPLEXER - MUX)

CHƯƠNG 3: MẠCH CHỌN DỮ LIỆU

Nguyên lý hoạt động của MUX 2^n sang 1:

- Có 2^n đường dữ liệu đầu vào (D0..D_{2^n-1}), n đường địa chỉ chọn (S0..S_{n-1}) và 1 ngõ ra Y duy nhất.

- **Phương trình ngõ ra MUX 4 sang 1 (2 đường chọn S1, S0):**

```
Y = S1' . S0' . D0 + S1' . S0 . D1 + S1 . S0' . D2 + S1 . S0 . D3
```

```
CÔNG THỨC:
Ứng dụng vạn năng của MUX trong thiết kế hàm logic: Mọi hàm logic n biến bất kỳ đều có thể hiện thực trực tiếp bằng một bộ MUX 2^{n-1} sang 1! Phương pháp: Đưa (n-1) biến vào các chân chọn S; biến còn lại (nguyên, đảo, 0 hoặc 1) được nối vào các chân dữ liệu D_i.
Thiết kế hàm logic không cần cổng AND/OR, tiết kiệm diện tích bo mạch
```

3.7. BỘ GIẢI MÃ (DECODER) VÀ GIẢI MÃ LED 7 ĐOẠN

CHƯƠNG 3: VI MẠCH MSI

Các vi mạch giải mã tiêu chuẩn trong thực tế:

- Bộ giải mã 3 sang 8 (IC 74LS138): Nhận mã nhị phân 3 bit (A, B, C) và kích hoạt mức thấp (Active-LOW) tại đúng 1 trong 8 ngõ ra (Y0'..Y7'). Dùng để giải mã địa chỉ chọn chip nhớ.
- Bộ giải mã BCD sang LED 7 đoạn (IC 74LS47): Chuyển mã BCD 4-bit thành 7 tín hiệu điều khiển các thanh led a, b, c, d, e, f, g để hiển thị số thập phân 0..9 trên LED Anode chung.

```
SƠ ĐỒ PHÂN BỐ CÁC THANH TRÊN MÀN HÌNH LED 7 ĐOẠN: ── a ── Bảng mã giải mã một số ký số: │ │ - Số 0: a, b, c, d, e, f sáng (g tắt) --> 0111111_2 f b - Số 1: b, c sáng --> 0000110_2 │ │ - Số 7: a, b, c sáng --> 0000111_2 ── g ── - Số 8: cả 7 thanh đều sáng --> 1111111_2 │ │ e c Mạch điều khiển: Dùng IC 74LS47 kết hợp điện trở hạn dòng 330 Ohm │ │ cho từng đoạn LED để bảo vệ vi mạch. ── d ── (dp)
```

Sơ đồ / Bảng: Cấu tạo LED 7 đoạn và nguyên lý giải mã hiển thị số thập phân

3.8. BỘ MÃ HÓA ƯU TIÊN (PRIORITY ENCODER 74LS148)

CHƯƠNG 3: VI MẠCH MSI

Giải quyết xung đột nhiều ngõ vào cùng tích cực:

- Bộ mã hóa thông thường sẽ bị lỗi nếu có từ 2 tín hiệu ngõ vào cùng bằng 1.
- Bộ mã hóa ưu tiên (Priority Encoder): Luôn ưu tiên xuất mã nhị phân tương ứng với ngõ vào có chỉ số cao nhất, bất chấp trạng thái của các ngõ vào có chỉ số thấp hơn.
- IC 74LS148 (8 sang 3): Ngõ vào I7 có độ ưu tiên cao nhất. Nếu I7 tích cực, ngõ ra sẽ lập tức xuất mã 111 dù các chân I0..I6 đang ở mức nào.

CÔNG THỨC:
Ứng dụng cốt lõi của Bộ mã hóa ưu tiên trong máy tính: Mạch quản lý ngắt (Interrupt Request Controller) trong CPU. Khi nhiều thiết bị ngoại vi (bàn phím, chuột, ổ cứng, lỗi nguồn) cùng gửi tín hiệu ngắt đồng thời, Priority Encoder sẽ chọn thiết bị khẩn cấp nhất để CPU ưu tiên xử lý trước!
Phân định quyền ưu tiên xử lý phần cứng trong hệ thống nhúng

3.9. HIỆN TƯỢNG HIỂM HỌA LOGIC (HAZARDS / GLITCHES)

CHƯƠNG 3: AN TOÀN MẠCH SỐ

Nguyên nhân và Hậu quả của Xung kim (Glitches):

- Nguyên nhân: Thời gian trễ truyền lan của các cổng logic không bằng nhau (ví dụ: cổng NOT luôn có độ trễ Δt nhất định so với đường dây chạy thẳng).
- Khi một biến thay đổi trạng thái (A: 1 → 0), trong khoảnh khắc cực ngắn Δt, biểu thức A + A' có thể bị sụt về 0 trước khi nhảy lên 1 → Tạo ra một xung kim hẹp (Static 1-hazard).

• Cách khắc phục: Tìm các nhóm kề nhau trên bìa Karnaugh nhưng chưa được nhóm chung, bổ sung thêm một số hạng đồng thuận (Consensus term) để che phủ ranh giới chuyển tiếp.

3.10. BÀI TẬP VÀ CÂU HỎI TRẮC NGHIỆM ÔN TẬP CHƯƠNG 3

CHƯƠNG 3: ĐÁNH GIÁ KIẾN THỨC

Câu hỏi trắc nghiệm 1: Một mạch cộng toàn phần (Full Adder) có thể được ghép nối từ các khối logic nào sau đây?

A. 1 Half Adder và 1 cổng OR B. 2 Half Adder và 1 cổng OR
C. 2 Half Adder và 1 cổng AND D. 3 Half Adder

Đáp án đúng: B — Mạch Full Adder chuẩn gồm 2 bộ Half Adder (cộng A với B ra S1, C1; sau đó cộng S1 với Cin ra S, C2) và 1 cổng OR gom 2 bit nhớ C1 + C2 ra Cout.

Câu hỏi trắc nghiệm 2: Ưu điểm lớn nhất của mạch cộng nhìn trước bit nhớ (Carry Lookahead Adder - CLA) là gì?

A. Mạch đơn giản, tốn rất ít cổng logic. B. Giảm thiểu thời gian trễ lan truyền bit nhớ, tăng tốc độ xử lý của ALU.
C. Có thể cộng trực tiếp các số không cần đổi sang bù 2. D. Không cần cấp điện áp nguồn.

Đáp án đúng: B — CLA tính toán trước tất cả các bit nhớ song song chỉ qua 2 tầng cổng logic, giải quyết triệt để nút thắt cổ chai trễ gợn sóng của Ripple Carry Adder.

3.10. BÀI TẬP VÀ CÂU HỎI TRẮC NGHIỆM ÔN TẬP (TIẾP)

CHƯƠNG 3: ĐÁNH GIÁ KIẾN THỨC

Câu hỏi trắc nghiệm 3: Để thiết kế một hàm logic 4 biến F(A, B, C, D) bằng một bộ ghép kênh duy nhất, ta cần sử dụng MUX loại nào?

A. MUX 2 sang 1 B. MUX 4 sang 1
C. MUX 8 sang 1 D. MUX 32 sang 1

Đáp án đúng: C — Quy tắc vạn năng MUX: Hàm n biến cần MUX 2^{n-1} sang 1. Với n=4 biến, ta dùng MUX 2^3 = 8 sang 1 (đưa 3 biến vào chân chọn S, 1 biến vào ngõ dữ liệu D).

Câu hỏi trắc nghiệm 4: Trong mạch logic tổ hợp, giải pháp nào sau đây giúp loại bỏ triệt để hiện tượng hiểm họa tĩnh (Static Hazard)?

A. Tăng điện áp nguồn cấp cho IC. B. Bổ sung thêm các số hạng dư thừa (Consensus terms) trên bìa Karnaugh để phủ kín các nhóm kề nhau.
C. Giảm tần số hoạt động của mạch. D. Đổi toàn bộ sang cổng XOR.

Đáp án đúng: B — Bổ sung vòng gom phủ lên ranh giới giữa 2 nhóm kề trên K-map đảm bảo hàm luôn bằng 1 trong thời gian biến chuyển trạng thái, loại bỏ xung kim.